消息稱AMD蘇姿豐將前往臺(tái)積電 商談確保未來(lái)晶圓產(chǎn)能

　　據(jù)臺(tái)媒 DigiTimes 報(bào)道，AMD 首席執(zhí)行官蘇姿豐和公司其他高管計(jì)劃于9月底至11月初會(huì)見臺(tái)積電、芯片封裝專家和大型PC制造商。

　　蘇姿豐計(jì)劃與臺(tái)積電首席執(zhí)行官魏哲家討論未來(lái)的合作。DigiTimes 援引知情人士的消息稱，討論的主題包括臺(tái)積電的“N3 Plus”制造節(jié)點(diǎn)（可能是 N3P）和 N2（2nm級(jí)）制造技術(shù)的使用。此外，兩家公司的首席執(zhí)行官將討論未來(lái)訂單的計(jì)劃，其中包括可用或?qū)⒃诙唐趦?nèi)可用的技術(shù)。

　　臺(tái)積電計(jì)劃在 2025 年下半年的某個(gè)時(shí)候開始在 N2 節(jié)點(diǎn)上量產(chǎn)芯片，因此 AMD 是時(shí)候開始談?wù)撛谄?2026 年及以后的產(chǎn)品中使用 N2 的細(xì)節(jié)了。

　　臺(tái)積電 2nm 首次采用納米片架構(gòu)，相較 N3E 制程，在相同功耗下頻率可提升 10% 至 15%。在相同頻率下，功耗降低 25% 至 30%。