臺(tái)積電在2022年的技術(shù)研討會(huì)上,介紹了未來(lái)的先進(jìn)制程,表示N3工藝將在2022年內(nèi)投產(chǎn),后續(xù)還有N3E、N3P、N3X等,而N2(2nm)工藝將于2025年開(kāi)始量產(chǎn)。
臺(tái)積電在研討會(huì)上首先介紹了N3的FINFLEX,其中包括3-2FIN、2-2FIN和2-1FIN配置:
3-2FIN:最快的時(shí)鐘頻率和最高的性能滿足最苛刻的計(jì)算需求
2-2FIN:Efficient Performance,性能、功率效率和密度之間的良好平衡
2-1FIN:超高能效、最低功耗、最低泄漏和最高密度
臺(tái)積電表示FINFLEX擴(kuò)展了3nm系列半導(dǎo)體技術(shù)的產(chǎn)品性能、功率效率和密度范圍,允許芯片設(shè)計(jì)人員使用相同的設(shè)計(jì)工具集為同一芯片上的每個(gè)關(guān)鍵功能塊選擇最佳選項(xiàng)。
臺(tái)積電稱N2是其第一個(gè)使用環(huán)繞柵極晶體管 (GAAFET) 的節(jié)點(diǎn),而非現(xiàn)在的FinFET(鰭式場(chǎng)效應(yīng)晶體管)。新的制造工藝將全面提高性能和功率優(yōu)勢(shì)。在相同功耗下,N2比N3速度快10~15%;相同速度下,功耗降低25~30%。不過(guò),與N3E相比,N2僅將芯片密度提高了1.1倍左右。
N2工藝帶來(lái)了兩項(xiàng)重要的創(chuàng)新:納米片晶體管(臺(tái)積電稱之為 GAAFET)和backside power rail。GAA納米片晶體管的通道在所有四個(gè)側(cè)面都被柵極包圍,從而減少了泄漏;此外,它們的通道可以加寬以增加驅(qū)動(dòng)電流并提高性能,也可以縮小以最大限度地降低功耗和成本。為了給這些納米片晶體管提供足夠的功率,臺(tái)積電的N2使用backside power rail,臺(tái)積電認(rèn)為這是在back-end-of-line (BEOL) 中對(duì)抗電阻的最佳解決方案之一。
臺(tái)積電將N2工藝定位于各種移動(dòng)SoC、高性能CPU和GPU。具體表現(xiàn)如何,還需要等到后續(xù)測(cè)試出爐才能得知。
誰(shuí)買誰(shuí)是冤大頭
這次動(dòng)畫版的翻車,都算不上我們經(jīng)??吹降哪欠N失敗翻拍,它幾乎只是個(gè)半成品....